Ce sous-chapitre décrit la manière dont les traitements de régulation sont répartis et synchronisés, pour une optimisation de la charge du processeur.