Le module TSX CTY 2C dispose également d'une interface spécialisée pour un codeur absolu série, destinée aux applications de mesure et de contrôle de la vitesse.
Ce sous-chapitre décrit le fonctionnement de cette interface d'entrée spécifique.
Dans la configuration ci-dessous, l'entrée physique Données SSI et la sortie physique SSICLK sont connectées au codeur absolu avec sorties série.
Il est également possible de connecter jusqu'à quatre codeurs absolus avec sorties parallèles à l'aide des embases d'adaptation (voir le manuel d'installation).
Description de l'interface SSI
La figure ci-dessous représente une trame SSI :
Les autres caractéristiques principales de la trame et de l'interface sont les suivantes :
|
Paramètres
|
Valeurs ou remarques
|
|
Code
|
Binaire ou Gray
|
|
Vitesse de transmission SSICLK
|
150 kHz, 200 kHz, 375 kHz, 500 kHz, 750 kHz ou 1 MHz
|
|
Bits d'en-tête
|
Ignorés
|
|
Bits de données
|
-
8 bits de données actifs au minimum
-
17 bits de poids fort masqués au maximum (comptage modulo)
-
17 bits de poids faible masqués au maximum (réduction de résolution)
|
|
Bits d'état
|
Bit d'erreur spécifique au codeur. Sa position dans la trame et sa signification peuvent être configurées.
|
|
Parité
|
Paire, impaire (non contrôlée par le module) ou sans parité
|
Avec un codeur absolu, le comptage/décomptage s'effectue de manière implicite en mode modulo. La valeur du modulo est directement donnée par le nombre de bits non masqués. Le registre de comptage change dans l'intervalle [0, modulo]. La valeur minimum du modulo est 1 et sa valeur maximum est +33 554 432 (25 bits de données sans bit masqué).
