



מערכות תוכנה להנדסאים – הנדסת אלקטרוניים

הנחיות לנבחן

- א. משך הבדיקה:** ארבע שעות.
- ב. מבנה השאלה ופתחה הערכה:** בשאלון זה 10 שאלות. עליך לענות על 5 שאלות בלבד בהתאם לפירוט שלහן.
חלק א': 40 נקודות – שאלות 1-4. יש לענות על שתי שאלות.
חלק ב': 60 נקודות – שאלות 5-10. יש לענות על שלוש שאלות.
 לכל שאלה – 20 נקודות.
בסך-הכל – 100 נקודות.
- ג. חומר עזר מותר לשימוש:** מחשבון (אין להשתמש במחשב כפ' יד או במחשבון עם תקשורת חיצונית).
 - ד. הוראות מיוחדות:** קלסר אחד בלבד עם חומר ההרצאות. אין להוציא דפים מהקלסר.
 - ה. הוראות כלליות:**
 - אם יש בשאלון שאלות המכילות טבלה, יש להעתיק את הטבלה למחברת הבדיקה.
 - יש לציין את המקור ואת מספר העמוד במקרים שבahashtan נתונה תשובה מתוך ספרי הלימוד.
 - יש להשאיר את העמוד הראשון במחברת הבדיקה ריק, ובגמר הבדיקה לרשותבו את מספרי השאלות שייבדקו לביקשת עלי-ידי הבודק. לא ייבדק תשובה נוספת.
 - בטרם תתחיל לענות על השאלות, קרא בעיון את כל השאלה וודא שההנחיות בדף השער מובנות לך היטב.
 - כתבו את התשובות במחברת הבדיקה, **בעט בלבד**, בכתב-יד ברור.
 - התחל כל תשובה בעמוד חדש וציין בראשו את מספר השאלה והסעיף (אין צורך להעתיק את השאלה).
 - אם אתה זוקק לטיווחה, הקצתה לה מקום במחברת הבדיקה. כתוב "טיווחה" ומתח קו על הכתוב כדי שלא ייבדק.
 - בתשובה לשאלה חיובית, עליך להציג את שלבי הפתרון באופן מפורט ולהסבירם בקצרה. קבלת מרבית הנקודות מותנית במידוי דרישת זו.
 - בכל שאלה, ניתנו הנתונים לפתרונה. אם לדעתך חסר נתונים, הוסף אותו על-פי שיקול דעתך ופתרו בעזרתו את השאלה. ציין בתשובהך את הנתון שהוספה ונמק את בחירתך.

חל איסור מוחלט להוציא שאלון או מחברת בבדיקה מהדר הבדיקה!

הנחיות בשאלון זה מנוסחות בלשון זכר, אך מכוניות לנבחנים ולנבחנות כאחד.

חלק א' – תוכנה C/C++ (40 נקודות)

ענה על שתיים מבין השאלות 1-4 (לכל שאלה – 20 נקודות)

שאלה 1

נתונה מחלקה Digit המייצגת ערך של ספרה בודדת (ערך בין 0 ל-9).

המחלקה BigNumber מייצגת מספר כללי (כמה ספרות), ומכליה מערך של ספרות.

```
class BigNumber{  
public:  
    BigNumber (char *str); //  
    int digitSum();  
    ...  
private:  
    Digit *array;  
    int len; // אורך המערך/  
};
```

(7 נק') א. כתוב את המחלקה Digit. המחלקה צריכה לייצג ספרה בודדת, ולהכיל את הפונקציות הבאות:

.1. int : מחזירה את ערך הספרה.

.2. char getAscii() : מחזירה את קוד האס키 של הספרה.

.3. בנאי ברירת מחדל (default constructor) המציב 0 כערך האובייקט.

.4. פונקציית set, המתקבלת ספרה (בצורת קוד אסקי) ומשנה בהתאם את ערך האובייקט.

בסעיף זה יש למשם את כל הפונקציות.

(6 נק') ב. ממש את הפונקציה digitSum של BigNumber המחזיר את סכום הספרות של המספר.

(7 נק') ג. ממש את הבנאי של BigNumber, המקבל מחרוזת המכליה ספרות ויוצרת את האובייקט.

יש לדאוג להקצתה דינמית נכונה.

שאלה 2

כתוב לכל אחד מהסעיפים הבאים פונקציה (פרט!) ב++ הבודקת / המדפיסה את המבוקש :

(6 נק') א. פונקציה **רקורסיבית** המקבלת מערך חד-ממדי, ואת אורכו, ומחזירה את סכום האיברים הנמצאים במקומות הזוגיים במערך.

לדוגמא : עבור המערך 1, 4, 5, 2, 3, 1 הפונקציה תחזיר 7 (כלומר $1+3+4=7$)

(6 נק') ב. פונקציה **לא רקורסיבית** הפותרת את הבעיה בסעיף א'.

(8 נק') ג. פונקציה המקבלת מערך דו-מדי בגודל $N \times N$ (א הוא קבוע). הפונקציה מחזירה 1 אם יש במערך לפחות שורה אחת שבה סכום האיברים הנמצאים במקומות הזוגיים הוא 0.

אפשר לקרוא לפונקציה מסעיף א' (או ב').

שאלה 3

כתוב מחלקה המכילה מחרוזות בגודל A (A מוגדר קבוע).

(7 נק') א. רשום את הגדרת המחלקה. המחלקה צריכה להכיל את הפונקציות הבאות :

- ✓ **בנייה ברירת מחדל** (default constructor) – מתחילה את המחרוזות ל-”sss”.
- ✓ **בנייה** מחרוזות כפרמטר האובייקט.
- ✓ **פונקציה set** מקבלת מחרוזת כפרמטר ומציבת ערך האובייקט.
- ✓ **פונקציה המחזירה** את מספר התווים במחרוזת.
- ✓ **פונקציה המדפיסה** את המחרוזת למסך.

בסעיף זה אין ממש פונקציות

(6 נק') ב. ממש את **בנייה** ברירת המחדל, המתחילה את המחרוזות ל-”sss”.

(7 נק') ג. כתוב פונקציה **main** המגדירה אובייקט אחד מהמחלקה. הפונקציה תקלוט מילה מהמשתמש ותציב אותה לאובייקט בתוספת האות s. לאחר מכן יש להזפיס למסך את המחרוזת שماוחסנת באובייקט. אין צורך ממש את פונקציות המחלקה, אלא להשתמש בחן בלבד.

אם אורך המילה החדשה (שכוללת את האות s) גדול מ-A, יש להציג הודעה שגיאה, ולהציג על המסך את המילה שהקליד המשתמש.

לדוגמא : אם משתמש מקליד book, אז האובייקט יכיל books, ועל המסך יודפס books, בהנחה ש-A גדול מ-4. אם ערך 4=N, קיבל את ההודעה : error book :

4 שאלה

נתון הקוד הבא:

```

int what1(int *arr, int len, int num) {
    int i;
    for(i=0;i<len; ++i)
        if(arr[i] == num)
            return 1;
    return 0;
}

int what2(int *arr, int len){
    int i;
    for(i=0;i<len-1;++i)
        if(what1(arr+i+1,len-i-1,arr[i]))
            return 1;
    return 0;
}

int what3(){
    unsigned char c=0;
    int arr1[1000], arr2[1000], i;
    for(i=0;i<1000;i++){
        arr1[i] = c++;
        arr2[i] = i++;
    }

    cout<<what2(arr1, 1000)<<" "<<what2(arr2, 1000)<<endl;
}

```

8.60 ← סעיפים א' – ג'

- (6 נק') א. מה עושה הפונקציה ?what1? הסבר במילים.
- (6 נק') ב. מה עושה הפונקציה ?what2? הסבר במילים.
- (8 נק') ג. מה תדפיס הפונקציה ?what3?



חלק ב' – VHDL (60 נקודות)

ענה על **שלוש** מבין השאלות 5-10 (לכל שאלה – 20 נקודות).

שאלה 5

נתונה התכנית הבאה:

```
library ieee;
use ieee.std_logic_1164.all;
entity tff1 is
    port (clk, rst, t: in std_logic;
          q: out std_logic);
end;

architecture rtl of tff1 is
signal sig: std_logic:='0';
begin
    process (clk, rst)
    begin
        if rst='1' then sig<= '0';
        elsif clk'event and clk = '1' then
            if t='1' then
                sig<= NOT sig;
            end if;
        end if;
    end process;
    q<= sig;
end;

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity test5A is
    GENERIC (Size: INTEGER:= 4);
```

```

port(clk, rst, t: in std_logic;
      q: out std_logic_vector (Size-1 downto 0));
end;

architecture for_gen of test5A is

COMPONENT tff1
    port(clk, rst, t: in std_logic; q: out std_logic);
end component;

SIGNAL qSig: std_logic_vector (Size-1 DOWNTO 0):= (others=>'0');
SIGNAL tSig: std_logic_vector (Size-1 DOWNTO 0):= (others=>'0');

begin
    tSig(0)<=t;
    out_loop: FOR i in size-1 downto 0 GENERATE
        boxes: tff1 port map(t=>tSig(i), clk=>clk, rst=>rst, q=>qSig(i));
    end GENERATE out_loop;
    -----
    tsig(1)<= qsig(0) XOR qsig(3);
    tsig(2)<= qsig(3) XOR qsig(1);
    tsig(3)<= qsig(1) XNOR qsig(2);
    -----
    q<=qSig;
end;

```

(12 נק') א. סרטט במדוק וబירור תרשימים המתאר את החומרה הנוצרת על-ידי התכנית הנתונה (התכנית כוללת רישום של כל ה"אקטואלים" וה"פורמלים").

(8 נק') ב. רשום את סדרת המוצאים של התכנית במספרים עשרוניים. הניח שהמערכת מתחילה לעבוד (לאחר Reset קצר) מ-0, והכניסה z מקבלת '1' באופן קבוע. אם סדרה זו מחזורת, רשום את 16 המצביעים הראשונים בלבד (כולל ה-0). הסבר את הטענות שלך.

שאלה 6

נתונה התכנית הבאה:

```
library ieee;
use ieee.STD_LOGIC_1164.all;
use ieee.STD_LOGIC_ARITH.all;
use ieee.STD_LOGIC_UNSIGNED.all;
entity div is
    generic (size: NATURAL:= 4);
    port (clk: in BIT; rst: in BIT;
          input: in std_logic_vector(size-1 downto 0);
          div_by: out std_logic);
end div;
architecture div of div is
    signal count: std_logic_vector(size-1 downto 0);
begin
    process (rst, clk)
    begin
        if rst = '1' then
            count<= input;
            div_by<='0';
        elsif clk'event and clk = '1' then
            if count = 1 then
                count<=input;
                div_by<='0';
            else
                if count < SHL(input,"01")+1 then
                    div_by<='0';
                else
                    div_by<='1';
                end if;
                count<=count-1;
            end if;
        end if;
    end process;
end;
```

בסעיפים שלහלן, אי עד ג', יש להשלים את הטלאות ולסרטט את צורות הגלים של הפלט `div_by` ביחס ל-`count`. יש להניח שניתנו איפוס קצר לפני מחזור השעון הראשון.

נתון כי: `input = "1000".`

- (8 נק') א. העתק את הטליה למחברת הבדיקה וכותב את ערכו של `div_by` ביחס ל-`count`.
סרטט את צורות הגלים.

<code>count</code>	<code>div_by</code>

(8 נק') ב. משנה את השורה המודגשת בתכנית, ובמקומה כתובים את השורה הבאה:

```
if count > conv_integer(input)/2 - 1 then
```

מומלץ לרשום שורה זו במלחים, כדי לוודא ששמת לב לשינויים!

בע՛ שוב את המבוקש בסעיף א', לאחר השינוי בתכנית.

<code>count</code>	<code>div_by</code>

- 4 נק') ג. כתוב ביטוי המתאר קבלת מוצא סימטרי של הפלט `by_div`, כלומר 50% מהזמן ב-1' לוגי,
1-50% מהזמן ב-0' לוגי.

הערות:

1. הפונקציות `SHL`, `SHR` קיימות בספריות המצורפות לתוכנית ומבצעות הזזה ימינה או שמאליה.
2. הפונקציה `conv_integer` קיימת בספריות המצורפות לתוכנית ומתרגם מוקטור ל-`integer`.
לידיעתך, מותר להשתמש בחילוק ב-2 עבור הסוג `integer`.
3. חשוב לזכור שמדובר בדילגמים.

שאלה 7

נתונה התכנית הבאה:

```
library ieee;
use ieee.std_logic_1164.all;

entity sm is
    port (resetN, clk: in std_logic;
          din      : in std_logic_vector(1 downto 0);
          dout     : out std_logic_vector(1 downto 0));
end sm;

architecture arc_sm of sm is
    type state is (pre, boom, post);
    signal present_state, next_state: state;
    signal dsig: std_logic_vector(1 downto 0):= "00";
begin
    process (resetN, clk)
    begin
        if resetN = '1' then
            present_state <= pre;
        elsif clk'event and clk = '1' then
            present_state <= next_state;
        end if;
    end process;

    process (present_state, din)
    begin
        case present_state is
            when pre      =>
                dsig <= "01";
                if din = "11" then
                    next_state <= boom;
                else
                    next_state <= pre;
                end if;
            when boom   =>
                dsig <= "10";
            when post   =>
                dsig <= "00";
        end case;
    end process;
end architecture;
```

```

        end if;

when boom =>
    dsig <= "10";
    if din = "00" then
        next_state <= pre;
    else
        next_state <= post;
    end if;

when post =>
    dsig <= "11";
    if din = "00" then
        next_state <= pre;
    elsif din = "11" then
        next_state <= boom;
    else
        next_state <= post;
    end if;

when others =>
    next_state <= pre;
end case;
end process;
dout <= dsig;
end arc_sm;

```

- 4 נק')** א. האם המוכנה היא מסוג Mealy או מסוג Moore? נמק את תשובתך.
- 8 נק')** ב. סרטט את דיאגרמת המצבים של המוכנה. הצג את כל המעברים (החציים) ממצב במצב, את התלות שלהם בכניסות ואת מצב היציאה.
- 8 נק')** ג. כתוב קוד של גנרטור שיבזוק את המוכנה. הגנרטור צריך לבדוק את **כל** המעברים (החציים) האפשריים ממצב במצב במכונה. אין צורך לבדוק את התוצאות המוצפנות ביציאות של המוכנה.

שאלה 8

בתכנית VHDL נתון המישק הבא :

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY cnt IS
    PORT(clk, rst: IN STD_LOGIC;
          vec1, vec2: IN STD_LOGIC_vector(3 downto 0);
          vec1OR2: OUT STD_LOGIC_vector(1 downto 0));
END;
```

- (10 נק') א. כתוב פונקציה גנריית, כלומר פונקציה שאינה תלואה בגודל של וקטורי הקלט, שתבצע השוואה בין שני הווקטורים: $\text{vec1} \sim \text{vec2}$ שבקטע התכנית שלעיל.

הפונקציה תכלול אלגוריתם, כך שהמוצא יתנהג באופן הבא:

אם $\text{vec1} > \text{vec2}$ (2 גדול מ-1) אז "01"

אם $\text{vec1} < \text{vec2}$ (2 קטן מ-1) אז "10"

ואם $\text{vec1} = \text{vec2}$ (2 שווה ל-1) אז "11"

בירית המחדל היא "00" $= \text{vec1OR2}$

אפשר להשתמש בכל אלגוריתם, אולם יש להסבירו היטב בעברית.

- (2 נק') ב. כתוב "חביליה" (Package) והכנס את הפונקציה לתוכה.

- (8 נק') ג. כתוב ארכיטקטורה הקוראת לפונקציה ומשתמשת בה.

נתון כי:

1. קיימת כניסה `rst` לאיפוס אסינכרוני חיצוני, שתפקידה לאפס את המוצא, כלומר:

$\text{vec1OR2} = "00"$.

2. בכל מחזור שעון מגיעות לכיניטה 2 מילימ וחשווות להשוואה.

בדוק שכל חלקי הקוד מתאימים, ושהפעולה מתבצעת כנדרש. יש להסביר בעברית את אופן פעולה התכנית ולפרט את המשתנים שבהם השתמשת.

שאלה 9

נתונה התכנית הבאה:

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY test09A_What IS
    PORT(clk, rst, inp: IN STD_LOGIC;
          otp: OUT std_logic);
END;

ARCHITECTURE arc OF test09A_What IS
    SIGNAL a, b, c: std_logic;
BEGIN
    otp<= (c AND b) WHEN (inp = a) ELSE (a XOR b);
    process(clk, rst)
        begin
            if rst= '0' then
                a<= '0'; b<= '1'; c<='0';
            elsif rising_edge(clk) then
                a<=inp XOR c; b<= NOT a; c<= b AND a;
            end if;
        end process;
    end;
```

(10 נק') א. סרטט את החומרה שתיווצר מתכנית זו.




נתונה התכנית הבאה:

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY test09B_What IS
    PORT(clk, inp1, inp2: IN STD_LOGIC;
          otp: OUT std_logic);
END;
ARCHITECTURE arc OF test09B_What IS
    SIGNAL a, b, c: std_logic;
BEGIN
    process(clk)
    begin
        if rising_edge(clk) then
            if a= b then
                c<= NOT inp2; otp<= b;
            else c<= '1';
            end if;
        end if;
    end process;
    b<= a WHEN inp2 /= inp1 ELSE c;
    a<= b WHEN (c = inp1) ELSE inp2;
end;
```

10 נק' ב. סרטט את החומרה שתיווצר מתכנית זו.

שאלה 10

באיור לשאלה 10 מתוארים שלושה דלגלגים:



איור לשאלה 10

(20 נק') כתוב קוד המכיל תהליך מדורבן שעון (Clocked Process) הכול含 איפוס אסינכרוני עבור הדלגלגים, ותהליך נוסף ללא שעון עבור הלוגיקה. הקוד יכלול במדוקיק את המשוואות האלה:

```

d(1) <= q(2) XNOR q(3);
d(2) <= q(3) WHEN d(1) = d(3) ELSE
    q(1);
d(3) <= q(2) WHEN d(2) / = d(1) ELSE
    q(1) HAND q(2);
  
```

הערות חשובות לגבי הסימונים שבאיור:

1. אין נכתב קוד המכיל חיווטים.
2. בدلגלגים שבאיור: $c = \text{clk}$, $r = \text{rst} = 1'$, q הוא מוצא הדלגלג, ו- d היא הכניסה.
3. $d(1), d(2), d(3), q(1), q(2), q(3)$ הם אותות מסוג Signal.
4. יש להניח שככל האותות הם מסוג bit.
5. חובה להשתמש בסימונים שעל האיור; אם לא, יורידו לך 5 נקודות.
6. בהינתן ' $1'$ כיצוני, המוצאים יקבלו '0' לוגי באופן אסינכרוני.
7. מותר להוציא אותן לקוד, אך חובה לנמק את התוספת בצורה משכנית.

בצלחה!