Processeur TSX P57 554
(Traduction du document original anglais)
Processeur TSX P57 554
Le tableau suivant présente les caractéristiques générales des processeurs TSX P57 554.
Caractéristiques
TSX P57 554
Configuration maximale
Nombre maximum de racks TSX RKY 12EX
8
Nombre maximum de racks TSX RKY 4EX/6EX/8EX
16
Nombre d'emplacements maximum
111
Nombre maximum d'EF de communication simultanées
80
Fonctions
Nombre maximum de voies
E/S TOR en rack
2048
E/S analogiques en rack
512
Application
64
Nombre maximum de connexions
Uni-Telway intégré (prise terminal)
1
Réseau (ETHWAY, Fipway, Modbus Plus)
4
Fipio maître (intégré) : Nb de périphériques
127
Bus de terrain tiers
5
Bus de terrain AS-i
8
Horodateur sauvegardable
oui
Voies régulation
30
Boucles de régulation
90
Mémoire
RAM interne sauvegardable
1024 K8 (1)
Carte mémoire PCMCIA (capacité maximale)
7168 K8
Structure application
Tâche maître
1
Tâche rapide
1
Tâche auxiliaire
4
Traitements sur événements (1 prioritaire)
128
Vitesse d'exécution du code application
RAM interne
100 % booléen
19.80 Kins/ms (2)
65 % booléen + 35 % numérique
14.20 Kins/ms (2)
carte PCMCIA
100 % booléen
19.80 Kins/ms (2)
65 % booléen + 35 % numérique
14.20 Kins/ms (2)
Temps d'exécution
Instruction booléenne de base
0.0375/0.045 μs
Instruction numérique de base
0.045/0.06 μs
Instruction sur flottants
0.48/0.56 μs
Overhead système
Tâche maître
1 ms
Tâche rapide
0,07ms
(1) 1er chiffre lorsque l’application est en RAM interne, 2ème chiffre lorsque l’application est en carte mémoire.
(2) Kins : 1 024 instructions (liste)