Traitement des défauts (TSX CTY2C)
(Traduction du document original anglais)
Présentation
Le module TSX CTY2C possède deux mécanismes indépendants et complémentaires de traitement des défauts voie, configurables par l’utilisateur :
Ces deux mécanismes sont sélectionnés par l’intermédiaire de l’écran de configuration.
Principe de la mémorisation des défauts
La mémorisation permet de :
En l’absence de mémorisation, les défauts fugitifs risquent de ne pas être détectés au rythme de scrutation par le processeur, car ces objets langage sont remis à zéro dès la disparition du défaut.
Principe du masquage des défauts
Le masquage consiste à empêcher le positionnement, selon le cas, des bits erreur voie, erreur module, et des voyants ERR et I/O. Les défauts concernés sont sélectionnés individuellement (masquage défaut par défaut).
NOTE : En cas d’erreur,masquage validé ou non, les sorties passeront en mode de repli pour assurer la sécurité et le voyant CH clignote.
Les défauts masqués sont donc susceptibles d’être ignorés par l’applicatif. L’application peut néanmoins avoir accès à l’avertissement de défaut si le test du bit COUNT_FLT (%MWr.m.c.2.5) est programmé.
Les mots d’état continuent à être positionnés normalement, que les défauts soient masqués ou non.
Remarques importantes
Principe de la lecture et l’acquittement des défauts
Le défaut étant signalé au processeur, celui-ci doit lire les mots d’état du module par une instruction READ_STS.
Les mots d’état du module sont remis à zéro lorsque :